A IBM alcançou um marco histórico ao anunciar a primeira tecnologia de chip inferior a 1 nanômetro, de somente 0,7 nm, nesta quinta-feira (25). Em um contexto de cada vez mais plataformas projetadas para inteligência artificial, essa revelação mostra um avanço importante da indústria que deve gerar grandes saltos de performance e eficiência energética. Mas tem uma “pegadinha” nisso tudo.
Primeiro de tudo, a nova tecnologia da IBM não necessariamente representa um chip com menos de 1 nm. No anúncio, a companhia cita que as estruturas estão dispostas no nó de 7 angstroms (ou 0,7 nanômetros). Internamente, nenhuma dessas estruturas mede realmente esse tamanho tão compacto. Elas têm apenas uma densidade similar.
Ainda assim, a IBM explica que essa tecnologia consegue integrar algo em torno de 100 bilhões de transistores em um chip do tamanho de uma unha humana. Para méritos de comparação, a tecnologia de 2 nanômetros anunciada em 2021 consegue agregar cerca de 50 bilhões desses transistores, então há um salto considerável aqui.
Há alguns anos, a indústria deixou de adotar o termo nanômetros como a real dimensão dos transistores presentes nos chips. Isso significa que um chip de 2 nanômetros não possui estruturas de 2 nanômetros. Na prática, as empresas lançam tecnologias que agregam transistores muito eficientes e eles conseguem performar como se estivessem em uma litografia mais baixa.
O motivo para isso é puramente físico. É quase impossível construir chips com menos de 1 nanômetro. O impedimento é de nível atômico, pois um átomo mede até no máximo uns 0,5 nanômetros.Isso significa que colocar transistores abaixo de 1 nm é uma tarefa imprevisível. Quando qualquer coisa fica tão fina assim começa a sofrer interações com elétrons e deixa de funcionar corretamente.
O Nanostack da IBM
Por mais que a tecnologia de 1 nanômetro da IBM não seja necessariamente com essas dimensões, a companhia tem muito mérito neste anúncio. Dada a impossibilidade física desse tipo de aplicação, os engenheiros decidiram implementar uma arquitetura de empilhamento vertical das estruturas, chamada de Nanostack.
Para este empilhamento, a IBM coloca os transistores colados verticalmente e envolvidos por folhas de silício superfinas, como se fosse em camadas. Ao colocar dois transistores um em cima do outro ocupando a mesma base (área útil do chip), a IBM consegue dobrar a densidade de transistores sem precisar diminuir o tamanho real das folhas de silício.
A companhia entende que essa metodologia consegue prover um salto computacional em torno de 50% ou eficiência energética até 70% maior. Também foi indicado que a velocidade de memórias SRAM que ficam dentro desses chips está até 40% mais rápido, facilitando a troca de comunicação entre os componentes.
Como a IBM cria somente a tecnologia para o chip, mas não fabrica os semicondutores, esse recurso de 1 nanômetro ainda não tem um empacotamento confirmado. Será preciso aguardar por novas informações e não há uma janela para quando a tecnologia pode estrear no mercado de computação profissional.
Por falar em tecnologia, a Apple aumentou o preço dos seus produtos no Brasil e no mundo por conta da crescente crise de inteligência artificial. Siga o TecMundo no X, Instagram, Facebook e YouTube e assine a nossa newsletter para receber as principais notícias e análises diretamente no seu e-mail.